(19) 世界知的所有権機関 国際事務局



- 1 1886 8 1887 1 1 1888 1 1897 8 1897 8 1897 1 1898 8 1898 1 1898 8 1898 1 1898 1 1898 1 1898 1 1898 1 1898 1

WO 2004/059867 A1

(43) 国際公開日 2004 年7 月15 日 (15.07.2004) 🖟

PCT

(10) 国際公開番号

(51) 国際特許分類7:

H04B 5/02, G06K 17/00, 19/00

(21) 国際出願番号:

PCT/JP2003/016593

(22) 国際出願日:

2003年12月24日(24.12.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願 2002-374168

2002年12月25日(25.12.2002) J

(71) 出願人 (米国を除く全ての指定国について): 株式会 社ルネサステクノロジ (RENESAS TECHNOLOGY CORP.) [JP/JP]; 〒100-6334 東京都千代田区 丸の内二 丁目 4 番 1 号 Tokyo (JP). (72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 宇佐美 光雄 (USAMI,Mitsuo) [JP/JP]; 〒185-8601 東京都国分寺市 東恋ヶ窪一丁目 2 8 0 番地 株式会社日立製作所 中 央研究所内 Tokyo (JP).


(74) 代理人: 筒井 大和 (TSUTSUI,Yamato); 〒160-0023 東京都 新宿区 西新宿 8 丁目 1 番 1 号 アゼリアビル 3 階 筒井国際特許事務所 Tokyo (JP).

(81) 指定国(国内): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

[続葉有]

(54) Title: SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置



- 12...IC CHIP
- 13...MEMORY ADDRESS COUNTER
- 11...FIRST RANDOM NUMBERS
- 17...IDENTIFICATION NUMBERS
- 16...MEMORY
- 15...RECTIFIER CIRCUIT

(57) Abstract: An IC chip (12) has a memory (16) for storing first random numbers (11) and information (such as identification numbers 17) other than the first random numbers (11). The IC chip (12) allows information stored in the memory (16) to be read out therefrom, in a noncontact manner, with time differences in accordance with the values of the first random numbers (11). The first random numbers (11) are set to a memory address counter (13) of the IC chip (12) for time difference control, whereby the memory address counter (13) can be also used to control reading out of the memory data, resulting in the logic to be constructed being simple. In this way, there can be provided a semiconductor device that is small in size, i.e., equal to or less than 0.5 mm per side and that allows congestion control to be performed.

WO 2004/059867 A1 ||||||

(84) 指定国 (広域): ARIPO 特許 (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア特許 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OAPI 特許 (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

明 細 書

半導体装置

5 技術分野

本発明は、半導体装置に関し、特にICタグなどに用いられる輻輳制御機能付きICチップの構成に適用して有効な技術に関する。

背景技術

10 例えば、本発明者が検討した技術として、受信装置と複数のICタグとの間で、 信号を授受することによって、ICタグの識別を行うとき、複数のICタグから の信号による輻輳を制御する手段として、以下の技術が考えられる。

まず、I C タグが受信装置からの送信要求に対して、そのI C タグの中に持つ認識番号を1 ビットずつ送信する。受信装置は、受信した認識番号の1 ビットを15 I C タグへ返送する。そして、I C タグは、返送された1 ビットと送信した1 ビットとを比較して、等しければ次の1 ビットを送信し、異なれば他のI C タグが存在していることになるので、送信を停止する。そして、すべてのビットを送信して、受信装置が正常に認識番号を受信したことの連絡を受けると、そのI C タグはそれ以降の応答をすべて終了する。このシーケンスを繰り返すことによって20 複数のI C タグが存在しても個別に認識することが可能となる(例えば、特表平10-021691号公報参照)。

発明の開示

ところで、前記のような I Cタグなどの輻輳を制御する技術について、本発明 25 者が検討した結果、以下のようなことが明らかとなった。

例えば、前記の方法では、複数のICタグを識別するために複雑な論理回路を必要とする。なぜならば、ICタグは、認識番号の複数ビットを連続して送信することはしないで、1ビット単位に受信装置との送受信を繰り返すため、複雑なコマンドを必要とし、動作ステージ数が多く、複雑なフリップフロップを必要と

し、送受信の切り替えを複雑に制御する必要があり、メモリアドレスカウンタに 複雑な制御を必要とし、データの比較回路を必要とするからである。

この論理回路の複雑性によって、半導体装置のサイズが大きくなり、このことは、半導体装置のコスト上昇を招くことになり、ICタグの普及を阻害する要因ともなる。

5

15

20

そこで、本発明の目的は、I Cタグなどに実装される I Cチップなどにおいて、 輻輳制御機能を簡単な論理で構成し、小さいサイズの輻輳制御機能付き半導体装 置を提供するものである。

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図 10 面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

前記の課題を解決する第1の手段は、非接触で情報を送出する半導体装置の中に、第1の乱数と当該第1の乱数以外の情報を記憶するメモリを持ち、当該第1の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置において、当該半導体装置のメモリアドレスカウンタには当該第1の乱数を時間差制御のためにセットされることを特徴とする半導体装置とすることである。

前記の課題を解決する第2の手段は、非接触で情報を送出する複数の半導体装置の中に、第1の乱数と当該第1の乱数以外の情報を記憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動作して、当該半導体装置の外部にある受信装置において、当該複数の半導体装置が動作していることを検出したとき、当該第1の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体装置内にあるメモリ内の情報を送出することを特徴とする半導体装置とすることである。

25 前記の課題を解決する第3の手段は、非接触で情報を送出する複数の半導体装置の中に、第1の乱数と第2の乱数と当該第1及び第2の乱数以外の情報を記憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動作して、当該半導体装置の外部にある受信装置において、複数の半導体装置が動作していることを検出したとき、当該第1の乱数の数値に従って、それぞれの半導

体装置が時間差をもって当該半導体内にあるメモリ内の情報を送出して、さらに 当該受信装置において、複数の半導体装置が同一の第1の乱数を所有することを 検出したとき、半導体装置の当該第2の乱数の数値に従って、それぞれの半導体 装置が時間差をもって当該半導体内にあるメモリ内の情報を送出することを特 徴とする半導体装置とすることである。

5

25

前記の課題を解決する第4の手段は、非接触で情報を送出する半導体装置の中に、第1の乱数と当該第1の乱数以外の情報を記憶するメモリを持ち、当該第1の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置において、当該メモリはさらにエラー検出コードを記憶し、複数の半導体装置が外部のクロックに同期して動作するとき、当該複数の半導体装置から当該エラー検出コードも送出されて、受信装置において、当該エラー検出コードは論理的和で受信されて、単数の場合では出現しないエラー検出コードであることを認識して、受信装置において複数の半導体装置が動作していることを検出することを特徴とする半導体装置とすることである。

前記の課題を解決する第5の手段は、非接触で情報を送出する半導体装置の中に、第1の乱数と当該第1の乱数以外の情報を記憶するメモリを持ち、当該第1の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置において、半導体装置内に第1の乱数と同じビット数のカウンタを持ち、第1の乱数を当該カウンタにセットして、外部からのクロックによりカウンタを変化させて、当該カウンタの内容が特定のコードに達したときに当該半導体装置内にあるメモリ内の情報を送出することを特徴とする半導体装置とすることである。

前記の課題を解決する第6の手段は、非接触で情報を送出する半導体装置の中に、第1の乱数と当該第1の乱数以外の情報を記憶するメモリを持ち、当該第1の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置において、当該半導体装置の外部から搬送波信号がLレベルからHレベルに一定時間継続し、その後、いったんLレベルに落ちて、一定時間経過後に再びHレベルとなった時に最初のクロックと認識することを特徴とする半導体装置とすることである。

前記の課題を解決する第7の手段は、非接触で情報を送出する半導体装置の中

に、第1の乱数と当該第1の乱数以外の情報を記憶するメモリを持ち、当該第1 の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置に おいて、当該半導体装置の中には、当該メモリのアドレスを示すカウンタを保持 して、当該カウンタは当該第1の乱数の数値をセットしてカウント動作すること と兼用することを特徴とする半導体装置とすることである。

5

10

15

20

25

前記の課題を解決する第8の手段は、非接触で情報を送出する複数の半導体装置の中に、第1の乱数と第2の乱数と当該第1及び第2の乱数以外の情報を記憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動作して、受信装置において、複数の半導体装置が動作していることを検出したとき、当該第1の乱数の数値に従って、それぞれの半導体チップが時間差をもって当該半導体装置内にあるメモリ内の情報を送出して、さらに受信装置において、複数の半導体装置が同一の第1の乱数を所有することを検出したとき、半導体装置の当該第2の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体内にあるメモリ内の情報を送出する半導体装置において、当該半導体装置の中には、当該メモリのアドレスを示すカウンタを保持して、当該カウンタは当該第2の乱数の数値をセットしてカウント動作することと兼用することを特徴とする半導体装置とすることである。

前記の課題を解決する第9の手段は、非接触で情報を送出する複数の半導体装置の中に、第1の乱数と第2の乱数と当該の第1及び第2の乱数以外の情報を記憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動作して、受信装置において、複数の半導体装置が動作していることを検出したとき、当該第1の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体装置内にあるメモリ内の情報を送出して、さらに受信装置において、複数の半導体装置が同一の第1の乱数を所有することを検出したとき、半導体装置の当該第2の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体装置内にあるメモリ内の情報を送出する半導体装置において、当該半導体装置の中には、当該メモリのアドレスを示すカウンタを保持して、当該カウンタは当該第2の乱数の数値をセットしてカウント動作することと兼用とする半導体装置において、当該第2の乱数の数値をセットするための信号は、外部からの

最後のクロック信号がHレベルからLレベルに変わった後に特定の変調期間が存在して、当該一定時間後に搬送波が初期の搬送波の振幅に戻るタイミングを得ることにより実現することを特徴とする半導体装置とすることである。

前記の課題を解決する第10の手段は、非接触で情報を送出する複数の半導体 装置の中に、第1の乱数と第2の乱数と当該第1及び第2の乱数以外の情報を記 5 憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動 作して、受信装置において、複数の半導体装置が動作していることを検出したと き、当該第1の乱数の数値に従って、それぞれの半導体装置が時間差をもって当 該半導体装置内にあるメモリ内の情報を送出して、さらに受信装置において、複 数の半導体装置が同一の第1の乱数を所有することを検出したとき、半導体装置 10 の当該第2の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該 半導体装置内にあるメモリ内の情報を送出する半導体装置において、当該半導体 装置の中には、当該メモリのアドレスを示すカウンタを保持して、当該カウンタ は当該第2の乱数の数値をセットしてカウント動作することと兼用とする半導 15 体装置において、当該半導体装置内には、当該カウンタがメモリのアドレスを示 すカウンタとして使用されていることを示すフリップフロップが存在すること を特徴とする半導体装置とすることである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

- 20 (1)シンプルな論理回路を構成して輻輳制御用ICタグを実現することが可能となる。
 - (2) コマンドを必要としないので、そのために複雑なデコード回路が不要であり、簡潔に論理を構成することができる。
- (3)動作ステージに繰り返しが多いため、制御するフリップフロップを少な 25 くすることができ、簡潔な論理を構成することができる。
 - (4) メモリアドレスカウンタをメモリデータの送出制御と兼用することができ、簡潔に論理を構成することができる。
 - (5) 前記(1)~(4) により、小さいサイズすなわち0.5 mm角以下のサイズで輻輳制御が可能な半導体装置を構成することが可能となる。

図面の簡単な説明

図1は本発明の実施の形態1である半導体装置の構成を示すブロック図である。

5 図2は本発明の実施の形態2である半導体装置の構成を示すブロック図であ る。

図3は本発明の実施の形態3において、半導体装置の受信信号を示す信号波形 図である。

図4は本発明の実施の形態4において、複数のICタグが存在する場合の輻輳 10 制御の方法を示す説明図である。

図5(a)~(c)は本発明の実施の形態5において、本発明の実施の形態1~3の半導体装置を実装したICタグを示す構成図である。

発明を実施するための最良の形態

15 以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には同一の符号を付し、その繰り返しの説明は省略する。

(実施の形態1)

図1は本発明の実施の形態1である半導体装置の構成を示すブロック図であ 20 る。

. まず、図1により、本実施の形態1の半導体装置の構成の一例を説明する。本 実施の形態1の半導体装置は、例えば、ICチップ12とされ、メモリアドレス カウンタ13、アンテナ14、整流回路15、メモリ16、第1のフリップフロ ップ18などから構成されている。

25 メモリ16内には、第1の乱数11、認識番号17などの情報があらかじめ書 き込まれている。

メモリアドレスカウンタ13は、メモリ16のビットアドレスを示すカウンタ であり、第1の乱数11と同じビット数を持つ。

次に、図1により、本実施の形態1の半導体装置の動作を説明する。まず、ア

ンテナ14が外部からの電磁波を受けて、整流回路15において直流電圧が生成 される。

そして、第1のフリップフロップ18は、初期状態として"H"にセットされ、このとき、メモリ16内の第1の乱数11が、メモリアドレスカウンタ13にセットされる。

5

次に、外部にある受信装置からのクロックを受信して、メモリアドレスカウン タ13はカウントアップ又はカウントダウンを行う。

そして、メモリアドレスカウンタ13の内容が特定のコード(例えば、"0") に達した時、第1のフリップフロップ18が"L"にセットされ、認識番号17 10 などのメモリ16内の情報が、整流回路15及びアンテナ14を介して外部の受信装置へ送信される。

すなわち、第1の乱数11の数値に従って、時間差をもって、認識番号17などのメモリ16内の情報がICチップ12から送出されることとなる。

また、非接触で情報を送出するICチップ12が複数個存在する場合、当該複数のICチップ12が外部からのクロックに同期して同時に動作する。この場合は、それぞれのICチップ12のメモリ16の中には、あらかじめ、第1の乱数11が無作為に書き込まれているので、当該第1の乱数11の数値に従って、それぞれのICチップ12が時間差をもって当該ICチップ12のメモリ16内の情報を送出する。

20 また、メモリアドレスカウンタ13は、メモリ16のビットアドレスを示すと ともに、第1の乱数11の数値をセットしてカウント動作することと兼用してい るので、シンプルな回路構成で輻輳制御を行うことが可能となる。

次に、第1のフリップフロップ18の機能を簡単に説明する。前記の動作を実現するには、メモリ16内にある第1の乱数11をいったんメモリアドレスカウンタ13にセットするステージが必要である。これは、第1のフリップフロップ18の出力が"H"のときにセットされる。メモリアドレスカウンタ13にセットされた第1の乱数11が、受信装置からのクロックにより、カウントアップ又はカウントダウンして"0"になったときに、第1のフリップフロップ18の出力が"L"にセットされ、メモリアドレスに従って認識番号17などのメモリ1

6内の情報が送出される。

(実施の形態2)

10

15

20

図2は本発明の実施の形態2である半導体装置の構成を示すブロック図である。

5 図2に示すように、本実施の形態2の半導体装置は、例えば、ICチップ12 とされ、前記実施の形態1の半導体装置に、さらに第2のフリップフロップ21 を設け、メモリ16内の情報として第2の乱数22を追加したものである。

次に、図2により、本実施の形態2の半導体装置の動作を説明する。まず、前 記実施の形態1と同様にして、外部からの電磁波を受けて、整流回路15におい て直流電圧が生成され、メモリ16内の第1の乱数11が、メモリアドレスカウ ンタ13にセットされ、メモリアドレスカウンタ13はカウントアップ又はカウ ントダウンする。

そして、メモリアドレスカウンタ13の内容が特定のコード(例えば、"0") に達した時、第1のフリップフロップ18が"L"にセットされ、認識番号17などのメモリ16内の情報が、整流回路15及びアンテナ14を介して送信される。

そして、複数のICチップ12が外部からのクロックに同期して同時に動作し、ICチップ12の外部にある受信装置において、複数のICチップ12が存在して動作することを検出して、第1の乱数11の数値に従って、それぞれのICチップ12が時間差をもってICチップ12内にあるメモリ16内の情報を送出した後、さらに、当該受信装置において、複数のICチップ12が同一の第1の乱数11を所有することを検出したときは、第2のフリップフロップ21が"H"にセットされる。

すると、第2の乱数22がメモリアドレスカウンタ13にセットされ、カウン 25 トアップ又はカウントダウンが行われる。

そして、メモリアドレスカウンタ13の内容が特定のコード(例えば、"0") に達した時、認識番号17などのメモリ16内の情報が、整流回路15及びアンテナ14を介して送信される。

よって、第1の乱数11の数値に従って、時間差をもって、認識番号17など

のメモリ16内の情報が送出された後、さらに、受信装置において、複数のIC チップ12が同一の第1の乱数11を所有することを検出したとき、第2の乱数 22の数値に従って、それぞれのICチップ12が時間差をもって、認識番号1 7などのメモリ16内の情報を送出することとなる。

5 また、メモリアドレスカウンタ13は、メモリ16のビットアドレスを示すと ともに、第2の乱数22の数値をセットしてカウント動作することと兼用してい る。

次に、第2のフリップフロップ21の機能を簡単に説明する。前記の動作を実現するには、メモリ16内にある第2の乱数22をいったんメモリアドレスカウンタ13にセットするステージが必要である。これは第2のフリップフロップ21の出力が"H"のときにセットされる。メモリアドレスカウンタ13にセットされた第2の乱数22が、受信装置からのクロックにより、カウントアップ又はカウントダウンして"0"となったときに、第2のフリップフロップ21の出力が"L"にセットされ、メモリアドレスに従って認識番号17などのメモリ16内の情報が送出される。

第1の乱数11と第2の乱数22をもつ理由は輻輳制御の離散確率による。第1の乱数11や第2の乱数22はメモリデータの送出するタイミングを決定していることと、あらかじめICチップ12の製造時に使用者によりアットランダムに書き込まれるため、有限ビット長となる。

20 したがって、ある確率で同じ乱数が衝突することは原理的に避けることが出来ない。衝突しているかどうかはエラー検出コードが乱れるために受信装置で検出することが可能である。

したがって、このとき受信装置側からモード切り替えの変調信号をICチップ 12に送信することによって、各ICチップ12が持っている第2の乱数22に よって再度メモリデータを送出する。第1の乱数11と第2の乱数22が全く同 じで衝突する確率は一般に0ではないが、極めて小さくなる。

(実施の形態3)

25

本発明の実施の形態3は、例えば、I Cチップを実装した I Cタグとされ、前記実施の形態1又は2である半導体装置(I Cチップ12)のメモリ16内の情

報として、さらに、エラー検出コードを追加したものである。

5

図3は、本実施の形態3において、半導体装置の受信信号を示す信号波形図である。

図3により、本実施の形態3の半導体装置の動作を説明する。まず、I Cチップ12において、外部からの信号が受信されると、キャリア変調信号31は、図3のようにキャリアがない"L"レベルからキャリアがある"H"レベルに変更される。そして、"H"レベルに一定時間継続し、その後、いったん"L"レベルに落ちて、一定時間経過後に再び"H"レベルとなった時に最初のクロック信号32と認識される。

10 このあと連続的に、クロック信号が受信装置のアンテナから I Cチップ 1 2 を 含む I C タグに与えられる。このクロック信号により、すべての I C タグは所定 のメモリ 1 6 の内容を送出する。

このとき、所定のビットを受信装置が受信して、エラー検出コードを確認して、 エラーがあると、複数のICタグがあるか、本当にエラーになったかのどちらか であるので、そのまま受信装置はクロック信号を送出し続ける。

各ICタグは、自分のメモリ16内の第1の乱数11を自分のメモリアドレスカウンタ13にセットして、第1の乱数11に従って、クロック信号によりカウントアップ又はカウントダウンを進めていく。メモリアドレスカウンタ13が"0"となったときに自分のメモリ16の内容をクロック信号により送出する。

20 さらに、受信装置は、所定のビットを受信して、エラー検出コードを確認する。 エラーがあると、複数のICタグがあるか、又は本当にエラーになったかのどち らかであるので、受信装置が所定のクロックをICタグに送信した後、モード切 り替え変調信号33を送信する。

これによって、各ICタグは各ICタグの中のメモリ16内にある第2の乱数 22を自分のメモリアドレスカウンタ13にセットして、クロック信号によりカウントアップ又はカウントダウンを進めていく。メモリアドレスカウンタ13が "0"となったときに、自分のメモリ16内の情報をクロック信号により送出する。

以上のように、非接触で情報を送出するICチップ12の中に、あらかじめ書

き込まれた第1の乱数11と第1の乱数11以外の情報を記憶するメモリ16を持ち、第1の乱数11の数値に従って、時間差をもってメモリ16内の情報を送出するICチップ12において、第1の乱数11以外にはエラー検出コードを持ち、複数のICチップ12が外部のクロックにより、同時に動作するとき、エラー検出コードも複数のICチップ12から同時に送出されて、受信装置において、当該エラー検出コードは論理的和で受信されて、単数の場合では出現しないエラー検出コードであることを認識して、受信装置において複数のICチップ12が動作していることを検出する。

また、非接触で情報を送出する複数の I C チップ12の中に、あらかじめ書き 10 込まれた第1の乱数11及び第2の乱数22と第1の乱数11及び第2の乱数 22以外の情報を記憶するメモリ16をもち、複数のICチップ12が外部から のクロックに同期して同時に動作して、受信装置において、複数の I Cチップ1 2が存在して動作することを検出したとき、第1の乱数11の数値に従って、そ れぞれのICチップ12が時間差をもってICチップ12内にあるメモリ16 内の情報を送出して、さらに受信装置において、複数の I Cチップ12が同一の 15 第1の乱数11を所有することを検出したとき、ICチップ12の第2の乱数2 2の数値に従って、それぞれのICチップ12が時間差をもってICチップ12 内にあるメモリ16内の情報を送出するICチップ12において、ICチップ1 2の中には、メモリ16のビットアドレスを示すメモリアドレスカウンタ13を 保持して、メモリアドレスカウンタ13は第2の乱数22の数値をセットしてカ 20 ウント動作することと兼用とするICチップ12であって、第2の乱数22の数 値をセットするための信号は、外部からの最後のクロック信号が"H"レベルか ら"L"レベルに変わった後に特定の変調期間(キャリア変調信号31)が存在 して、当該一定時間後に搬送波が初期の搬送波の振幅に戻るタイミングを得るこ とにより I Cチップ12内のメモリ16内の情報を送出する。 25

このことにより簡潔な論理で、輻輳制御を行うことが可能となる。

(実施の形態4)

5

図4は本発明の実施の形態4において、複数のICタグが存在する場合の輻輳 制御の方法を示す説明図である。

図4により、複数のICタグが存在する場合の輻輳制御の方法を説明する。図4には、第1のICタグ41と第2のICタグ42と第3のICタグ43と第4のICタグ44と第5のICタグ45が存在している。

これらのICタグに向けて、受信装置アンテナ47から電磁波46が放射されている状態にある。受信装置48はこの電磁波46を制御することが可能である。第1のICタグ41と第2のICタグ42と第3のICタグ43と第4のICタグ44と第5のICタグ45には、前記実施の形態1~3記載のICチップ12が実装されている。各ICチップには、前記実施の形態1~3で述べた乱数が組み込まれている。

10 各ICタグからのデータは、個別に受信装置48で読み取ることが可能である。 受信装置48で読み取られたデータは、その中のグループごとに乱数と乱数のエ ラー検出コードがチェックされて、雑音などにより正常に読み取りが行われたか どうか正確にチェックされる。エラーチェックの方法はあらかじめアルゴリズム が明確な暗号系であってもよく、また、サイクリックリダンダンシチェックコー 15 ドであってもよい。

また、この例では5つのICタグが存在することになっているが、5つである 必要はなく、最大1,000から10,000個のICタグが存在してもよい。 (実施の形態5)

図 5 (a) ~ (c) は前記実施の形態 1 ~ 3 記載の半導体装置 (I C チップ 1 20 2) を実装した I C タグを示す構成図である。

25 図5(a)はタグシート51の上において、ICチップ12に第1のストレートアンテナ52と第2のストレートアンテナ53が接続されている。また、タグシート51にはインデクス54が付けられている。

また、図5(b)はタグシート51の上において、ICチップ12に第1の変形アンテナ55と第2の変形アンテナ56が接続されている。また、タグシート

51にはインデクス54が付けられている。

また、図5 (c) はタグシート51の上において、ICチップ12に第3の変形アンテナ57と第2の変形アンテナ56が接続されている。また、タグシート51にはインデクス54が付けられている。

5 これらのタグシート51、インデクス54及びICチップ12は位置が共通で あるが、アンテナの形状が異なる3種類のICタグが実現されている。

なお、それぞれのICチップ12のメモリ16は前記実施の形態1~4で説明 した技術に基づき異なった認識番号を持っている。

これらのICタグは、さまざまな商品に貼付されて、それぞれの商品の識別に 10 使用されるが、複数のICタグが近くに接近する状態が存在する。

アンテナ同士が接近すると、アンテナ間で寄生容量が発生してしまい、共振する周波数が小さくなる。これは、共振周波数はアンテナ容量とアンテナインダクタンスの積の平方根の逆数に比例するため、アンテナ容量が寄生容量の追加で大きくなると、共振周波数が小さくなることによる。

15 このため、輻輳制御をするタグシステムでは、受信装置の周波数をホッピング したりする必要が発生する。また、同一形状のアンテナが重なると同一電波エリ アに二つのものが存在することになり、ひとつひとつへのタグのエネルギが低減 してしまい、通信距離の低下を招くことになる。

本実施の形態5では、図5 (a) と図5 (b) と図5 (c) のアンテナ同士を 20 重ねても完全にアンテナパターンが一致することがない。そのために、寄生容量 の発生が抑えられて、また、電波を獲得するエリアも確保できて、前述の共振周 波数の低下と獲得エネルギの低下を抑えることが可能となる。

すなわち、ホッピングしたりする工夫が省け、通信距離の低下を大幅に招かない効果が期待できる。

25 ここで示した3種類のアンテナパターンは一例であって、アンテナの形状を組み合わせ的に変えることにより、数多くのパターンを作成することによって、任意の種類のアンテナが重なっても、完全に一致する確率が低減され、輻輳制御を効率良く行うことが可能となる。

なお、インデクス54はタグシート51の方向を示すものであって、タグシー

ト51の貼りつけ時点でのタグシートの方向を合わせる便宜に用いられる。

前記実施の形態1~3記載の半導体装置について、以上のような実装形態をとることにより、より一層、輻輳制御の効果が発揮される。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明 5 したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱し ない範囲で種々変更可能であることはいうまでもない。

例えば、前記実施の形態においては、非接触で情報を送出するICチップについて説明したが、これに限定されるものではなく、その他の半導体装置についても適用可能であり、特に半導体装置が超小型になるほど本発明の効果は有効である。

また、前記実施の形態においては、ICタグへの応用例について説明したが、これに限定されるものではなく、ICカードなどその他の製品についても適用可能である。

15 産業上の利用可能性

10

本発明は、半導体装置、特にICタグなどに用いられる輻輳制御機能付きIC チップの構成に適用して有効なものである。

請求の範囲

1. 第1の乱数及びその他の情報を記憶するメモリと、 前記メモリのアドレスを示すメモリアドレスカウンタとを有し、

5 前記メモリ内の前記第1の乱数を前記メモリアドレスカウンタにセットし、前 記第1の乱数の数値に従って、時間差をもって前記メモリ内の情報を非接触で送 出することを特徴とする半導体装置。

- 2. 第1の乱数及びその他の情報を記憶するメモリを有する半導体装置であって、 複数の前記半導体装置が外部からのクロックに同期して動作し、前記半導体装
- 10 置の外部にある受信装置において、複数の前記半導体装置の動作が検出されたとき、前記第1の乱数の数値に従って、それぞれの前記半導体装置が時間差をもって前記メモリ内の情報を非接触で送出することを特徴とする半導体装置。
 - 3. 請求項2記載の半導体装置であって、

前記メモリは、さらに、第2の乱数を記憶し、前記受信装置において、複数の 15 前記半導体装置の前記第1の乱数が同一であることが検出されたとき、前記第2 の乱数の数値に従って、それぞれの前記半導体装置が時間差をもって前記メモリ 内の情報を送出することを特徴とする半導体装置。

4. 請求項2記載の半導体装置であって、


前記メモリは、さらに、エラー検出コードを記憶し、複数の前記半導体装置が 20 外部からのクロックに同期して動作するとき、複数の前記半導体装置から前記エ ラー検出コードが送出されて、前記受信装置において、前記エラー検出コードが 論理的和で受信されて、前記半導体装置が単数の場合では出現しないエラー検出 コードであることを認識して、複数の前記半導体装置の動作が検出されることを 特徴とする半導体装置。


25 5. 第1の乱数及びその他の情報を記憶するメモリと、


前記第1の乱数と同じビット数のカウンタとを有し、


前記メモリ内の前記第1の乱数を前記カウンタにセットし、外部からのクロックにより前記カウンタの内容を変化させて、前記カウンタの内容が特定のコードに達したときに前記メモリ内の情報を非接触で送出することを特徴とする半導


体装置。

















INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP03/16593

A CLAS	SIFICATION OF SUBJECT MATTER				
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H04B5/02, G06K17/00, G06K19/00					
According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS SEARCHED					
Int.	locumentation searched (classification system followed Cl ⁷ H04B5/00-5/06, G06K17/00,	G06K19/00			
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2004 Kokai Jitsuyo Shinan Koho 1971-2004 Jitsuyo Shinan Toroku Koho 1996-2004					
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)					
C. DOCUMENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where a		Relevant to claim No.		
Y A	JP 08-181633 A (Toshiba Cor 12 July, 1996 (12.07.96), Par. Nos. [0017] to [0034]; (Family: none)		2-4		
X Y A	JP 07-140236 A (Sekisui Cher 02 June, 1995 (02.06.95), Par. Nos. [0006] to [0032]; (Family: none)		5 2-4 1		
X Y A	JP 05-232218 A (Olympus Optical Co., Ltd.), 07 September, 1993 (07.09.93), Par. Nos. [0016] to [0023]; Fig. 1 (Family: none),		5 2-4 1		
Furthe	er documents are listed in the continuation of Day C				
Further documents are listed in the continuation of Box C. See patent family annex.					
* Special categories of cited documents: document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed		"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family			
Date of the actual completion of the international search 25 March, 2004 (25.03.04)		Date of mailing of the international search report 13 April, 2004 (13.04.04)			
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer			
Facsimile No		Telephone No.	i		
Form PCT/ISA/210 (second sheet) (July 1998)					

	関する分野の分類(国際特計分類(IPC))	•			
	7 H04B 5/02				
	' G06K 17/00				
Int. CI	7 G06K 19/00				
B. 調査を					
	最小限資料(国際特許分類(IPC))				
	⁷ H04B 5/00-5/06				
	7 G06K 17/00				
Int. CI	⁷ G06K 19/00	·			
最小限資料以外	外の資料で調査を行った分野に含まれるもの				
日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2004年 日本国登録実用新案公報 1994-2004年 日本国実用新案登録公報 1996-2004年					
日本国纪	公開実用新案公報 1971-2004年				
日本国	日本国登録実用新案公報 1994-2004年				
日本国家	実用新案登録公報 1996-2004年				
国際調査で使用	用した電子データベース(データベースの名称、	、調査に使用した用語)			
	ると認められる文献				
引用文献の カテゴリー*	31円寸井久 TV 中の体子は明11	1 2 1 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	関連する		
	THE STORES AND THE POLICE OF T		請求の範囲の番号		
Y	JP 08-181633 A (株	式会社東芝) 1996.0	2 - 4		
A	7.12,第17-34段落目,図1	,2 (ファミリなし)	1		
X	 ID 07-140006 A (##-	1.11.24 T 4444 - 14 A 41 \	_		
Y	JP 07-140236 A (積z	水化字工条株式会社) 199	5		
	5.06.02,第6-32段落目,	図1-4 (ファミリなし)	2 - 4		
.A			1		
X	ID 05 000010 A (4)	The second secon			
Y	JP 05-232218 A (オ)	リンパス光字工業株式会社)	5		
i .	1 9 9 3. 0 9. 0 7, 第 1 6 - 2 3	段落目,図1 (ファミリな	2 - 4		
A	(L)		1		
□ C脚の徳	とにも文献が列挙されている。				
	こにも又版が列争されている。	パテントファミリーに関する別	紙を参照。		
* 引用文献の		の日の後に公表された文献			
	車のある文献ではなく、一般的技術水準を示す	「T」国際出願日又は優先日後に公表	された文献であって		
もの		出願と矛盾するものではなく、	発明の原理又は理論		
「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの					
	公表されたもの E張に疑義を提起する文献又は他の文献の発行	「X」特に関連のある文献であって、	当該文献のみで発明		
	に既に疑惑を促起する人間人は他の人間の発行には他の特別な理由を確立するために引用する	の新規性又は進歩性がないと考え			
	国由を付す)	「Y」特に関連のある文献であって、	当該文献と他の1以		
1 5 ニックがしが、 当来省にとりて日			ヨ明である組合せに		
「O」口頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献			260		
			:		
国際調査を完了	「した日 25.03.2004	国際調査報告の発送日 13.4.2	004		
	つ名称及びあて先	特許庁審査官(権限のある職員)	5 J 3 1 3 8		
	国特許庁(ISA/JP)	丸山 高政			
	郊便番号100-8915				
東京都千代田区霞が関三丁目4番3号		電話番号 03-3581-1101	内線 3535		